Searching PAJ 1/1 ページ



# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2004-326633

(43)Date of publication of application: 18.11.2004

(51)Int.Cl. G06F 12/08

(21)Application number: 2003–123132 (71)Applicant: HITACHI LTD (22)Date of filing: 28,04.2003 (72)Inventor: HOSOKI KOJI

## (54) HIERARCHICAL MEMORY SYSTEM

### (57)Abstract:

PROBLEM TO BE SOLVED: To improve the data transfer performance in a hierarchical memory system having a single main storage by reducing the reduction in throughput and increase in latency of the main storage.

SOLUTION: This memory system comprises a processor element having a first CPU and a local memory, a first cache memory arranged between the processor element and the main storage, and a second CPU directly accessible to the first cache memory. The second CPU has a means for accepting an interrupting processing from the processor element, and the second CPU has a means for preliminarily transferring data needed by the processor element to the first cache memory according to an interruption processing routine described so as to hardly cause a line address mistake, whereby a random access pattern to the main storage is eliminated to enable an access to

E 7

the main storage free from line address mistake. Accordingly, a high throughput and a low latency can be obtained.

#### (19) 日本国特許庁(JP)

## (12)公開特許公報(A)

(11)特許出願公開番号

特開2004-326633 (P2004-326633A)

(43) 公開日 平成16年11月18日(2004, 11, 18)

(51) Int.C1.7	FI		テーマコード (参考)	
GO6F 12/08	GO 6 F 12/08	505B	5B005	
	GO6F 12/08	509F		
	GO6F 12/08	513		
	GO6F 12/08	551Z		

審査請求 未請求 請求項の数 6 OL (全 11 頁)

(21) 出版番号 特 (22) 出版日 平

特願2003-123132 (P2003-123132) 平成15年4月28日 (2003, 4, 28) (71) 出願人 000005108

株式会社日立製作所 東京都千代田区神田駿河台四丁目6番地

(74) 代理人 100075096 弁理士 作田 康夫

(72) 発明者 細木 浩二

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所

Fターム(参考) 5B005 JJ13 KK14 KK16 MM05 NN22


(54) [発明の名称] 階層型メモリシステム

#### (57)【要約】

【課題】単一の主記憶を持つ階層型メモリシステムにおいて、主記憶のスループット低下とレイテンシ増加を低減し、データ転送性能を向上する。

「解決手段」第1のC P Uとローカルメモリを有するプロセッサエレメントと、プロセッサエレメントとと記憶 との間に配置する第1のキャッシュメモリと、第1のキャッシュメモリに直接アクセス可能な第2のC P Uを持ち、第2のC P Uはプロセッサエレメントからの割込み処理を受け付さ4手段と、第2のC P Uは主連電の行アドレスミスが発生しにくいように記述された割込み処理ルーチンに強い、あらかじめプロセッサエレメントが多度とするデータを第1のキャッシュメモリに転送する手段を持つことにより、ランダムな主記憶へのアクセスバターンを排除し、行アドレスミスの発生しない主記憶アクセスが可能とし、高いスループットと低いレイテンシの両方を得る。

【選択図】 図7



20

30

40

50

【特許請求の範囲】

【請求項1】

第1のCPUと第1のローカルメモリを有するプロセッサエレメントと、プロセッサエレ メントと主記憶の間に第1のキャッシュメモリを有する階層型メモリシステムにおいて、 第1のキャッシュメモリを1次階層キャッシュとして制御可能な第2のCPUを有し、第 2のCPUは割込み種ごとにジャンプするプログラムカウンタ値を保存する割込みテープ ルト、割込み発生を加止する割込み禁止フラグを有し、

割込み禁止フラグが割込み受託状態と示しているときに割込みが発生した場合、割込みテーブルに示された対気があるプログラムカウンタ値にジャンプし、割込み処理終了後、割込み発生前のプログラムウンタ値に保備である異変有し、

プロセッサエレメントは、第2のCPUに対し割込み要求を発行する手段と、第1のキャッシュメモリに対しアクセスする手段を持つことを特徴とする階層型メモリシステム。 「請求項2】

請求項1に記載のシステムにおいて、

システム上に主記憶が1つしか存在しないユニファイドメモリ構成であることを特徴とする階層型メモリシステム。

【 請求項 3 】

請求項1に記載のシステムにおいて、

ローカルメモリは第2のキャッシュメモリで構成され、プロセッサエレメントは、第2の キャッシュメモリを1次階層キャッシュとして使用し、第1のキャッシュを2次階層キャッシュとして使用できることを特徴とする階層型メモリシステム。

【請求項4】

請求項1に記載のシステムにおいて、

プロセッサエレメントと第1のキャッシュメモリとの間に、ローカルメモリと第1のキャッシュメモリ間でデータ転送を可能とするダイレクトメモリアクセスコントローラを有することを特徴とする時層型メモリシステム。

【請求項5】

請求項1に記載のシステムにおいて、

第1のキャッシュメモリと並列に、IOマッピングされたIOメモリを有し、第2のCP UはIOメモリに対してアクセスする手段と、

Ⅰ ○ メモリもしくは第1のキャッシュメモリと1○デバイス間のダイレクトメモリアクセスを行うダイレクトメモリアクセスコントローラと。

ダイレクトメモリアクセスコントローラは第2のCPUに対して割込み要求を発行できる ことを特徴とする時層型メチリシステム。

【請求項6】

請求項5に記載のシステムにおいて、

IOデバイスは、ディスプレイを表示するためのディスプレイリフレッシュコントローラであることを特徴とする階層型メモリシステム。

【発明の詳細な説明】

【元明の評糊な

【発明の属する技術分野】

本発明は、主記憶、キャッシュメモリおよびプロセッサを有する階層型メモリ・システム

に係り、特に、主記憶アクセスを効率的に行うための技術に関する。

[0002]

【従来の技術】

画像処理など実時間処理という高い処理能力が必要なメディア処理では、固定機能のMPEG専用しSI等、ハードワイヤによる専用チップ等が用いられていたが、近年、メディア演算器を含むメディア・プロセッサを使用した、ソフトウェアによるアプローチが注目されている。このソフトウェアによるアプローチにより、一つのLSIにて多種の応用に対応可能で、画像処理や音声処理などの異なった機能を1チップ上にて実現できる。

30

40

[00003]

さらに、このメディア処理に加え、画像表示やネットワーク接続などの機能を一つのプロ セッサに組込みむという、組込み型LSIが主流となりつつある。

[0004]

このような組込み型 L.S.Iによるアプローチでは、ユニファイドメモリが使用される。こ れは、LSIに一つの主記憶を接続し、LSI内に配置された全エージェントが、この一 つの主記憶を共有使用するもので、LSIのポート数を削減することにより、システムの トータルコストを削減できる。

[0005]

また、近年の製造技術の微細化により、LSIは益々高速化の道を辿っている。これに対 し、DRAMなどの主記憶の動作速度向上は進んでおらず、LSIの動作速度との速度比 は益々大きくなる。これを回避するため、動作速度向上ではなく、DDRーシンクロナス DRAMなどの使用によるスループット向上というアプローチが採られている。これは、 処理速度ではなく、総データ転送量を大きくするという方式で、同一行アドレスへのアク ヤスは、ウェイトなしでアクセス可能なパーストチードの使用により、データ転送量を大 きくするものである。

[0006]

このような主記憶のスループット向上を効果的に利用するには、階層型キャッシュメモリ を使用した方式が採られる。

[0007]

特間平5-73415号公報に記載の技術では、汎用処理を実行するプロセッサと主記憶 の間に1次キャッシュと2次キャッシュが接続され、プロセッサのアクセスは、まず1次 キャッシュに行い、1次キャッシュにそのデータが格納されていない場合は、2次キャッ シュをアクセスし、2次キャッシュにもデータが格納されていないときに初めて主記憶を アクセスすることにより、主記憶への余分なアクセスを排除して性能を向上させている。 [0008]

更に、特開平9-128293号公報に記載の技術では、ソフトウェアにより1次キャッ シュや2次キャッシュに対してプリフェッチを行うことが可能で、実際にプロセッサがデ ータを使用する前に、キャッシュメモリへのプリフェッチが完了することにより、主記憶 の処理速度を相対的に向上させる方式が採られている。

[00009]

【特許文献1】

特開平5-73415号公報

【特許文献2】 特開平9-128293号公報

[0010] 【発明が解決しようとする課題】

先に示した従来の技術では、遅い主記憶へのアクセス時間を、高いスループットに置換え ることにより、性能向上を実現している。

[0011]

しかしながら、ユニファイドメモリによる主記憶を使用した組込み型LSIでは、複数の エージェントがランダムに一つの主記憶をアクセスするため、主記憶の行アドレスミスが 頻発する。行アドレスミスが発生すると、再度行アドレスを設定するシーケンスが必要と なり、この処理ペナルティが非常に大きく、主記憶のスループットが著しく低下すると共 に、処理速度も低下する。特に画像表示を含む組込み型LSIでは、プロセッサによる汎 用処理の速度が低下すると其に画像表示も滞るため、システムとして十分な性能を得るこ とは困難であった。

[0012]

本発明の課題は、ユニファイドメモリによる主記憶を有する組込み型LSIにおいて、ラ ンダムなアクセスパターンによる主記憶の行アドレスミス数を低減し、主記憶の高いスル

30

40

ープットを得ることである。

[0013]

また、本発明の第2の課題は、主記憶の高いスループットと共に、低いアクセスレイテン シをもつことにより、より高い性能を得ることである。

[0014]

【課題を解決するための手段】

上記目的を達成するために本発明の形態によれば、第1のCPUとローカルメチリを有す るプロセッサエレメントと、プロセッサエレメントと主記憶との間に配置する第1のキャ ッシュメモリと、第1のキャッシュメモリに直接アクセス可能な第2のCPUを持ち、第 2のCPUはプロセッサエレメントからの割込み処理を受け付ける手段と、第2のCPU は主記憶の行アドレスミスが発生しにくいように記述された割込み処理ルーチンに従い、 あらかじめプロセッサエレメントが必要とするデータを第1のキャッシュメモリに転送す る手段を持つことにより、ランダムな主記憶へのアクセスパターンを排除し、行アドレス ミスの発生しない主記憶アクセスが可能となる。また、第1のCPUは、第1のキャッシ ュメモリを2次階層のメモリとして使用することで、高いスループットと低いレイテンシ の両方を得る事ができる。

[0015]

また、ローカルメモリと第1のキャッシュメモリの間に、ローカルメモリと第1のキャッ シュメモリ間のデータ転送を可能とするダイレクトメモリアクセスコントローラを有する ことにより、第1のCPUが必要とするデータが、より低いレイテンシでアクセス可能な ローカルメモリ内にあらかじめ格納することが可能で、より低いレイテンシでのデータア クセスが可能となる。

[0016]

更に、第2のCPUが直接アクセス可能な第1のキャッシュメモリと並列にIOメモリと 、IOメモリとディスプレイリフレッシュコントローラのようなIOデバイス間でのダイ レクトメモリアクセスを行うダイレクトメモリアクセスコントローラを有し、ダイレクト メモリアクセスコントローラから第2のCPUに対して割込み要求を発行できる手段を持 つことにより、表示系といった高いスループットを要するIOデパイスを含む場合におい ても、主記憶の高いスループットを得ることが可能となる。

[0017]

【発明の実施の形態】

本発明の実施の形態について、図面を参照して詳細に説明する。

本発明の第1の実施形態について、図1を参照して説明する。図1は、本実施形態におけ る階層型メモリシステムの構成を説明するためのブロック図である。

[0019]

本階層型メモリシステムは、汎用的な演算や、メディア演算を行うCPU2と、CPU2 専用のローカルメモリ3からなるプロセッサエレメントであるPEIが、制御線11とデ ータ線12により接続されるN次階層キャッシュ制御部5と、N次階層キャッシュ制御部 5は、制御線15とデータ線16により主記憶7を制御するための主記憶制御部6に接続 される。本実施例の説明では、説明を容易にするため、ローカルメモリ3をキャッシュメ モリとして説明する。但し、本ローカルメモリは、キャッシュメモリでもメモリマッピン グされたIOメモリでも本発明では制限を持たない。

[0020]

N次階層キャッシュ制御部5は内部にキャッシュメモリを持つ(図3にて後述)。従って 、CPU2から見ると、ローカルメモリ3を1次キャッシュとし、N次階層キャッシュ制 御部5内のキャッシュメモリを2次キャッシュとして接続され、終端に主記憶に接続され る. 一般的な2次階層キャッシュメモリを持つシステムとなる。

[0021]

更に、N次階層キャッシュ制御部5には、N次階層キャッシュ制御部5を制御するための

CPUであるNC-CPU4が直接接続する。このNC-CPU4は、命令列によりN次階層キャッシュ制御部5内のキャッシュメモリをアクセス可能なCPUである。

[0022]

図2にNC-CPU4のプロック図を示す。NC-CPU4は、命令列に示された命令を 順次実行する一般的なCPUである。また、割込み処理も実行可能なCPUである。

[0023]

命令列は命令メモリ402 に格納され、プログラムカウンタ401 が生成するプログラムカウンタ値410を元に、命令メモリ402 を読み出し、読み出された命令411を命令テコーダ403 にてデコードし、デコード結果414を演算器431とレジスタ432からなる演算実行部430 に転送し、通常の演算を実行する。また命令デコーダ403は、ブランチ命令によりプログラムカウンタ401を制御するための信号412を生成する。

[0024]

命令は、算精演算、論理演算、ブランチ命令、メモリアクセス命令など、汎用的な命令で ある。ここで、メモリアクセス命令は、ロード命令、ストア命令、プリフェッチ命令など を持つ。

[0025]

デコード結果414がメモリアクセス命令の場合、制御線13にその、命令のオペランド やアクセスアドレスなどを転送し、データ線14には、対応するデータが配送される。こ こでデータ線14は一つのパスとして説明するが、ロードデータとストアデータを分割し ても維わない。

[0026]

また、NC-CPU4は、割込みテーブル420と、割込み禁止フラグ404の少なくとも2種のレジスタを持つ。

[0027]

割込みテーブル420は、図3に示すように、割込み毎に設定された割込み処理ルーチンが格納されたアドレス、すなわち、プログラムカウンタ値を格納するテーブルで、割込みが発生した場合(割込み有無フラグがセット)、そのプログラムカウンタ値が示すアドレスにジャンプする。尚、割込み処理終了後は、割込み発生前のプログラムカウンタ値に戻る、一般的な割込み処理を実現する。

[0028]

割込み禁止フラグ404は、割込み発生を抑止するレジスタで、本割込み禁止フラグ値4 1 4 が割込み禁止と示している期間は、割込みテーブル420内の割込み有無フラグがセットされていても、割込みを発生することができない。

[0029]

これらのレジスタはIOマッピングされ、NC-CPU4、及び、PE1は制御線11と データ線12を介してアクセス可能である。尚、本実施例では、説明を容易にするために 、これらのレジスタをIOマッピングとしているが、他の手段においても制限を持たない

[0030]

[0031]

50

20

30

40

30

40

(6)

メモリ制御部52は、一般的なキャッシュメモリ制御を行い、内部にキャッシュメモリのアドレスタグを持ち、アクセスがデータリードにてキャッシュスした場合には、制御線15を介してデータリード吸来を発行し、データが返送された場合、データ線16を介してキャッシュメモリ53は、ライトスルー方式でもライトバック方式でも可能で、本発明においては制限を持たない。

[0032]

図1から図4の説明をまとめると、N次階層キャッシュ制御部5内のキャッシュメモリ53は、PE1から見ると2次階層キャッシュ、NC-CPU4から見ると、1次階層キャッシュとなることが、本実施形態の特徴である。

[0033]

図5を用いて、本実施形態の処理シーケンスを認明する。PE1とNC-CPU4は完全 に並列動作可能なプロセッサエレメントとして見え、メディア処理などの主となる応用処理をPE1にて実行し、PE1が必要とするデータの読み込みをあらかじめNC-CPU 4にてキャッシュメモリ53まで行う。従って、PE1が必要とするデータは、すでにキャッシュメモリ53に格納される、すなわち2次階類キャッシュまでは格納されており、PE1はレイテンシの大きな主記憶7を直接アクセスするよりも性能が向上する。

[0034]

NC-CPU4の起動は、割込みテーブル420を使用した割込みにより行う。通常、NC-CPU4は、自身のメインルーチンを実行しているが、命令列中に割込み禁止フラグ 404を解除する命令(本実施例では10レジスタにて設定)が発行されると、割込み繋止フラグをリセットし、この期間、割込みを受けつける。この時、PE1より割迅を取が発生している場合、NC-CPU4は割込みデーブル520に従い、割込み処理を開始する。本図では割込み起動A、B、Cである。それぞれの割込み処理はアータリードへ、B、Cで表し、プリフェッチ命令により、主記憶7よりキャッシュメモリ53までデータを読み込む。割込み処理、すなわちキャッシュメモリへのブリフェッチが終了した時点で、自身のメインルーチンに戻り、再度割込み禁止フラグ404をセットし、割込み禁止で、態とする。従って、メインルーチン中、もしくは割り込み処理中のNC-CPU4は、主記憶7のアクセス権をほぼ100%使用可能となる。よって、主記憶7のスルーブット向上を実現するような、行アドレスミスの発生しないま記憶アクセスプログラムを使用することにより、主記憶7の性能を引き出すことが可能である。

[0035]

また、NC-CPU4が持つ命令にキャッシュメモリ53のフラッシュを行う命令を持つ ことにより、主記憶7への書き込みもパーストモードにて実現可能である。更に、プリフ ェッチ命令の代わりにロード命令を実行し、NC-CPU4内の演算器431にてデタ を加工後、キャッシュメモリ53にストアすることにより、データフロー型マルチプロセ ッサ棉成として動作する。例えば、表示系のピット演算などが可能となる。この時、セマ フォやポーリングによる同期化処理も必要となるが、NC-CPU4自身がキャッシュ領域にセマフォやボーリングアラグを生成することで同期化が可能となる。

[0036]

尚、N C ー C P U 4 による処理が終了する前に、同一アドレスに対しP E 1 のアクセス要求が発行された場合、キャッシュメモリ5 3 は、P E 1 から見ると単に 2 次階層キャッシュとして動作するため、整合性破壊の問題は発生しない。

[0037]

本構成により、キャッシュメモリ53に対して、主記憶7のスループットを有効に使用可能となる。

[0038]

本発明の第2の実施形態について、図6を参照して説明する。図6は、本実施形態における階層型メモリシステムの構成を説明するためのプロック図で、図1の実施形態に対し、 プロセッサエレメントでASPF100トトリーの100円の設備製造セッシュ刺繍館50回間に、ローカル

30

40

メモリ300とN次階層キャッシュ制御部5内のキャッシュメモリ53間のデータ転送を行うDMAC8を接続した構成である。ことで、ローカルメモリ300は、PE100自身のマスタアクセスに加え、DMAC8のスレープアクセスの両者を受付け、スレープクセス20に対するデータがローカルメモリ300に存在しない場合、PE100自身のマスタアクセス同様、通常のキャッシュミスシーケンスを実行可能な構成をとる。また、レーカルメモリ300年半リシとしてもメモリをしてもよりとしてもメモリの10をキャッシュメモリではなく、ローカルメ10メモリとしてもよ

[0039]

本実施例の説明では、DMAC8とN次階層キャッシュ制御部5の間にセレクタ9を設け、N次階層キャッシュ制御部5は、同時に1つのスレーブアクセスを受け付けることが可能な構成としたが、一般的なアクセスキューの使用やインタリーブ型キャッシュなどの使用により、並列動作も可能であるが、本発用ではこれに限定を持たない。

[0040]

DMAC8は、キャッシュメモリとキャッシュメモリ間、若しくはIO空間の間にてダイレクトメモリアクセスを行う一般的なアクセラレータである。

[0041]

処理シーケンスとしては、図5に処理シーケンスに加え、DMAC8により、キャッシュ メモリ53からローカルメモリ300にデータ転送を行うことで、PE100は、確実に 1次階層キャッシュであるローカルメモリ300に対してデータアクセスが可能となり、 2次階層キャッシュに比べ、より作能を向上できる。

[0042]

従って、NC-CPU4とN時階層キャッシュ制鋼部5の使用により、主記憶7からキャッシュメモリ53までのデータ転送は、第1の実施例の説明時に延べた通り、高いスループットを得ることが可能であると共に、DMAC8の使用により、PE100が使用ープットを得ることが可能であると共に、DMAC8の使用により、PE100はローカルメモリ300に格納されているため、PE100はローカルメモリ300に対し、より小さなレイテンシによるアクセスが可能で、スループットとレイテンシ共に、性能向上が可能となる。

[0043]

本発明の第3の実施形態について、図7を参照して説明する。図7は、本実施形態における附層型メモリシステムの構成を説明するためのプロック図で、図1の実施形態に対し、DM  $\Lambda$ 制御部501を介して1のデパイス502を接続した構成である。1のデパイスとする 02は、ディスプレイ表示や音声入出力、ネットワークなど、汎用の10デパイスとする。尚、本実施例では説明を容易にするため、本10デパイス502をディスプレイ表示用のディスプレイリフレッシュコントローラ(以下、DRCと表記)とする。

[0044]

DMA制御部501は、IOFパイス502であるDRCからデータ転送要求が発生したとき、NC-CPU400にDMA割込み要求510を発行する。またDMA制御部501は、N次階層メモリ制御部500に対し、制御線511とデータ線512を介してデータアクセス可能な構成をとる。

[0045]

図8は本実施例における、第2のNC-CPU400を示したプロック図であり、図2に示した第1のNC-CPU4に対して、少なくとも2つの違いをもつ構成である。1つ目はたり、別MA制御部501が発行する割込み要求510を受託可能であり、動作方法は第1の実施例の方法と同じである。

[0046]

2つ目は、NC-CPU40の持つ命令に、第1の実施例の説明時に述べたメモリアク セス命令に加え、主記憶空間からIOメモリ空間にデータを転送可能なメモリーメモリ転 送命令を持つことである。

[0047]

図9に、N次階層メモリ制御部500のプロック図を示す。これは図4の説明にて述べた

40

50

(8)

N 次階層キャッシュ制御部5 に対し、2 つの違いを持つ。一つは、内部にキャッシュメモリ 6 1 と 1 0 メモリ 6 2 からなるメモリ 6 0 を持ち、関 7 の説明にて述べたメモリーメモリ 転送命令にて、1 0 メモリ 6 2 に対してもアクセス可能な構成をとる。2 つ目の途は、D M A 制御部 5 0 1 から制御線 5 1 1 とデータ線 5 1 2 を介してメモリ 6 0 にアクセス可能な構成である。尚、ここでは説明を易にするため、D M A 制御部 5 0 1 は 1 0 メモリ 6 2 のみをアクセス可能な単版を対して説明するが、本発明はこれに限定されたい。

[0048]

以上を踏まえ、IOデバイス502がDRCの場合について、その振舞いを説明する。まず 大足のMA制御部501が発行する割込み要求510に対する割込み処理では、メモリー メモリ転送により、主記憶7上に格納された表示データをキャッシュメモリ61程由でI Oメモリ62に転送する。従って、一つの割込み処理ルーチンにて、主記憶7からパーストモードにて表示データを読込むことが可能で、主記憶7のスルーブットを有効に使用可能となる。

[0049]

同期化処理終了後、DMA制御部501は制御線511にて10メモリ62を読み出し、データ線512を介して、DMA制御部501に返送し、表示データを10デパイス502に送り画像表示を行う。

[0050]

ここで、NC-CPU400のメインルーチンやPE100からの割込み処理も、それぞれ主記憶7がパーストモードにてアクセス可能な命令列を採ることにより、主記憶7のスループット性能を十分に引き出すことが可能となる。

[0051]

ここでは、I O デバイス 5 O 2 を D R C として説明した。これは、I O デバイス 5 O 2 が 出力 I O で ある。次に、I O デパイス 5 O 2 が 音声入力のような入力 I O のシーケンスについて説明する。

[0052]

この場合、まずDMA制御部501は、制御線511により10メモリ62に対しデータ線512を介して入力データを格納する。次に割込み要求510を発行する。割込み処理ルーチンでは、I0メモリ62に格納されたデータをレジスタ432に読み出し、主記億7に対してデータをライトすることにより、入力データを主記憶7に書き出すことができる。

[0053]

高、本説明では D M A 刺儺部501は I O メモリ62のみアクセス可能としたが、制御線 511に物理アドレスを与えることで、キャッシュメモリ61にも直接アクセスすること も可能となる。

[0054]

従って、IOデバイス502に対しても、高いスループットと小さなレイテンシによる性能向上を実現できる。

[0055]

本発明の第4の実施形態について、図10を参照して説明する。図10は、本実施形態における階層型メモリシステムの構成を説明するためのプロック図で、第2の実施形態と第3の実施形態の両特長を持ち、DMAC8とDMA制御部501、及びIOデバイス502を持つ構成である。

[0056]

本構成により、PE100及びIOデパイス502共に、高いスループットと低いレイテンシによる性能向上を得ることができる。

[0057]

【発明の効果】

上述の様に本発明の実施形態によれば、主記憶のアクセスにおいて、高いスループットを 得るためのパーストモードを効率よく使用可能で、処理性能が向上する。

#### 【図面の簡単な説明】

- 【図1】本発明の第1の実施形態を説明するためのブロック図である。
- 【図2】 本発明の実施形態における第1のNC-CPUの構成を説明するための図である
- 【図3】本発明の実施形態における割込みテーブルを説明するための図である。
- 【図4】本発明の実施形態におけるN次階層キャッシュ制御部を説明するための図である
- 【図5】本発明の実施形態における処理シーケンスを説明するための図である。
- 【図6】本発明の第2の実施形態を説明するための図である。
- 【図7】本発明の第3の実施形態を説明するための図である。
- 【図8】 本発明の実施形態における第2のNC-CPUの構成を説明するための図である
- 【図9】本発明の実施形態におけるN次階層メモリ制御部を説明するための図である。
- 【図10】本発明の第4の実施形態を説明するための図である。


#### 【符号の説明】

1 … プロセッサエレメント P E 、 2 … C P U 、 3 … ローカルメモリ、 4 … N C ー C P U 、 5 … N 次階層キャッシュ制御部、 6 … 主記憶制御部、 7 … 主記憶、 8 … D M A C 、 5 3 … キャッシュメモリ、 6 0 … メモリ、 2 0 3 … データメモリ、 4 0 4 … 割込み禁止フラグ、 4 2 0 … 割込みテーブル、 4 3 0 … 演算実行部、 5 0 1 … D M A 制御部、 5 0 2 … I O デパイス。


20

10

### [図1]



[図2]




[図3]

**3** 












【図6】




[図7]



[図8]







## 【図10】

